SK 海力士展示新型 PLC：采用双 2.5 bit 单元，写入速度看齐 TLC

图片地址：https://img.ithome.com/newsuploadfiles/2023/8/1fd9de9b-6f27-4846-b141-060c40ad8914.jpg?x-bce-process=image/format,f_auto

IT之家 8 月 20 日消息，三星电子计划明年生产第 9 代 V-NAND 闪存，将沿用双层堆栈架构，超过 300 层；而 SK 海力士计划 2025 年上半年量产三层堆栈架构的 321 层 NAND 闪存。实际上，提高存储密度的手段除了提高层数外也还包括其他方案。目前，4bit 单元（QLC）型 3D NAND 闪存已经实现商业化，而且 SSD 受益于此也已经变成了“白菜价”。虽然 SSD 目前已经有开始涨价的迹象，但几家大厂已经开始研发下一代的 5 bit 单元（PLC）方案，相信接下来大家就能用上容量更大、速度更快的固态硬盘。在 FMS 2023 闪存峰会上，SK 海力士就展示了其新型 PLC（5-Bit MLC）技术的研究成果。这一技术原理上类似铠侠 2019 年开发的 Twin BiCS FLASH 技术，简单来说就是用两个 2.5 bit 单元，这样双线程同时写入的话一定会比 5 bit 存储快