用平面 CMOS 实现 7nm，欧洲斥资 8.3 亿欧元建设 FAMES FD-SOI 中试线

图片地址：https://img.ithome.com/newsuploadfiles/2024/6/e4dfac97-c260-499e-8caa-7cffec6d0b3c.png?x-bce-process=image/format,f_auto

IT之家 6 月 25 日消息，法国 CEA-Leti 研究所正式宣布牵头建设代号 FAMES 的 FD-SOI 中试线，该项目整体投资达 8.3 亿欧元（IT之家备注：当前约 64.74 亿元人民币）。CEA-Leti 研究所是法国原子能和替代能源委员会下属机构，也是 FD-SOI 全耗尽型绝缘体上硅的发明单位。FD-SOI 是一项平面 COMS 技术，采用了与先进制程领域流行的 FinFET 三维晶体管不同的技术路线：FD-SOI 工艺在基底硅的顶部掩埋一层超薄氧化物绝缘体，降低了源极和漏极之间的寄生电容，并有效地限制了从源极流向漏极的电子，显著降低了影响性能的漏电流效应。▲ FD-SOI 晶体管结构。图源意法半导体FAMES 是欧洲芯片联合企业 Chip JU 指定的四条先进半导体中试线项目之一，其它项目还包括比利时 imec 牵头的 NanoIC 亚 2nm 制程 SoC 中试线等。FAMES FD-SOI 中