新思科技推出低延迟 Die-to-Die 控制器：SoC 裸芯片实现高效连接

图片地址：https://img.ithome.com/newsuploadfiles/2021/6/8c3e116c-6ca3-436f-828c-2f955165cc9e.png

6 月 11 日消息，新思科技（Synopsys）近日宣布推出全新的 DesignWare® Die-to-Die 控制器 IP 核，与公司现有的 112G USR/XSR PHY IP 核共同实现完整的 die-to-die IP 解决方案。该完整的 IP 解决方案可为开发者提供低延迟、高带宽的 die-to-die 连接，以满足高性能计算、人工智能（AI）和网络 SoC 对更大工作量和更快速数据传送的需求。DesignWare Die-to-Die 控制器和 PHY IP 核是新思科技多裸晶芯片解决方案的一部分，由 HBM IP 和 3DIC Compiler 组成，可加速需要先进封装的 SoC 设计。Arm 基础架构业务部产品管理总监 Jeff Defilippi 表示：“互连技术对于下一代高性能、定制化的基础架构 SoC 越来越重要。新思科技 DesignWare Die-to-Die 控制器具有针对 AMBA CXS