新思科技DesignWare 112G Ethernet PHY IP经验证可用于5nm制…

DesignWare IP具有无与伦比的长距离连接性能，支持大于40dB的插入损耗，并提供低于5 pJ/Bit的功耗效率加利福尼亚州山景城2021年2月22日 /美通社/ -- 新思科技 （Synopsys, Inc., 纳斯达克股票代码： SNPS）近日宣布， DesignWare®112G EthernetPHY IP已获得在5nm FinFET工艺上的硅认证，具有显著的性能、功率和面积优势。得益于DesignWare 112G以太网PHY的面积效率，开发者能够使用可感知布局的IP核来优化高密度的片上系统（SoC），通过最大限度地在裸片的四角进行堆叠和布局来提高边带宽。为了提高性能，DesignWare 112G PHY在大于40dB的通道中展示了前向纠错后的零误码率，同时具有低于5 pJ/bit的节能效果。 新思科技全面的112G以太网P