新思科技提供基于台积公司5奈米制程的广泛IP组合，加速高性能计算的SoC设计

高品质DesignWare接口和基础IP提供领先的功耗、性能和面积加州山景城2020年6月3日 /美通社/ -- 摘要： DesignWare 接口PHY IP包括112G/56G Ethernet、Die-to-Die、PCIe 5.0、CXL、CCIX和内存接口IP，能够支持最高速率 高性能内存接口IP包括DDR5、LPDDR5和HBM2/2E的解决方案，提供最大的内存带宽和带宽效率 宽并行总线技术为112G USR/XSR连接和高带宽互联的Die-to-Die PHY提供非常低延迟的可靠链接 优化的基础IP，如logic libraries、multi-port memory compilers和TCAM提供最大性能和低功耗 新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）今天宣布推出基于TSMC 5奈米制程的业界最广泛的高品质IP组合， 用于高性能计算片上系统（So